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摘  要 
 














本文主要研究软件无线电中 DUC 和 CFR 的关键技术以及 FPGA 实现，DUC
主要由 3 倍 FIR 内插成型滤波器、2 倍插值补偿滤波器以及 5 级 CIC 滤波器级联
组成；而 CFR 主要采用类似基带削峰的加窗滤波的中频削峰算法，可以降低相

























With the continual development of TD-SCDMA technology, The TD-SCDMA 
system products become more and more mature and head for perfection. The family 
of the products are increasingly abundant, such as indoor macro NodeB、outdoor 
macro NodeB、separate NodeB structure-BBU+RRU and micro NodeB. These NodeB 
series have been published, and they can meet the different radio scene applications. 
But, the separate NodeB structure-BBU+RRU catch more and more attention and 
recognition from the experts in this field.  
This paper starts with the development of the TD-SCDMA system Radio Remote 
Unit (RRU) and software radio technology, and research the FPGA's design and 
realization of the TD-SCDMA RRU system. 
The TD-SCDMA communication system allocates the different up/downlink time 
slots with flexibility so that the TD-SCDMA system can be adapted to different 
environments and deployment scenarios But, the system's expense which is 
component of multi-links digital-intermediate frequency is more high and the control 
is more complexity. In the TDD duplex mode, the system's Peak-to-Average Ratio 
(PAR) becomes high with the slots increasing so that linearity requirements for the 
power amplifier (PA) of Radio Remote Unit are increased. The TD-SCDMA system 
uses the software wireless radio platform in order that on the one hand software 
algorithm can ensure the slot assignment veracity in effect and switch controlling 
exactly, and can also read the up/downlink power and distill the subframes, on the 
other hand flexible DUC/CFR algorithm could improve the frequency bandwidth 
efficiency and anti-interference capability, could control TDD system's PAR in effect, 
and could also reduce the linearity output requirements for the power amplifier. 
 In this paper, I pay more attention to key technologies of software wireless radio 
and FPGA implement. DUC (Digital Up Conversion) is component of three times 
interpolation shaping FIR (Finite Impulse Response), twice interpolation 















then CFR (Crest Factor Reduction) main based on window filtering IF crest factor 
algorithms which is similar with baseband crest factor can reduce adjacent channel 
spillover in order to reduce the crest factor value in more effect. DUC/CFR 
implemented in single FPGA can improve RRU performance well, reduce the 
hardware structure, reduce costs and power consumption, and increase the stability of 
the external environment. 
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第 1 章 绪论 
1 














制到所规定的高频频段[1](870--890MHz, 935--960 MHz, 1805--1880 MHz, 
1930--1990 MHz, 2010--2025MHz, 2110--2170 MHz, 2170--2200 MHz)发射出去。
如果直接用 D/A 进行数/模转换，则输出采样频率就必须大于 4000MHz，这样高
速的 D/A 目前是无法从市场获得的。此外，D/A 后的窄带滤波器也很难实现，因
此采用混频结构，对输入数据进行各种调制和频率变换，既在数字域实现调制和
混频。可以采用专用芯片来实现数字上变频，如 AD 公司的 AD9857/AD6633，TI






























于软件无线电中基带和 IF 数字处理的需要。另外，FPGA 作为通用处理器，能够
增强功能，可软件升级、扰干扰能力强，可改善吞吐量，减小系统成本和降低系
统功率等。 
1.2 TD-SCDMA 频点拉远系统的 FPGA 实现概况 
对于频点拉远系统收发信机的实现框架如图 1-1，发信机的数字中频部分主
要包括数字上变频模块（DUC）、削峰模块（CFR）以及数字预失真模块（DPD），
本文主要研究 DUC 和 CFR 两个模块。 
 
 




（1） 载波选择模块：上下行 6载波，载波可选，每个载波可独立开、关； 
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（3）支持下行基带数据上、下行时隙分配、切换，DwPTS 功率计算； 
（4） 支持上行基带数据上、下行时隙分配、切换，DwPTS 前 850chip 插 55AA，
功率计算； 
（5）支持 RF 数据上、下行时隙分配、切换、下行时隙功率读取； 
（6）支持 5ms TD 子帧提取； 
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4 
其中，主要研究的目标是实现上变频和 CFR 的功能，达到 TD-SCDMA 频点拉
远系统的性能指标。其中根据其系统的主要功能，收发射机的的 FPGA 实现框架
如图 1-2 所示。 
由于该论文主要对移动通信系统发射机的 DUC 和 CFR 技术做重点研究，故中
频处理的 DPD 以及 DDC 部分不做阐述。下面重点讨论 DUC 和 CFR 的实现方法以及
各个功能模块的设计实现。 
1.3 论文的内容及结构 
本文主要的研究是 TD-SCDMA 频点拉远系统的 FPGA 设计与实现，由于系统的




图 1-3 TD-SCDMA 频点拉远系统的外部接口结构 
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